计算机组成原理实验
-课程介绍

中山大学
计算机学院
陈刚

2024年秋季

关于我们（简单）

- 教师：陈刚
  - 中山大学人工智能与无人系统研究所,教授
  - 研究方向：智能计算系统与加速器设计
  - Email：cheng83@mail.sysu.edu.cn
- 助教（2个博士，1个硕士）
  - 黄启灏，孙勋培，邓嘉曦
  - 实验课堂验收
  - 主要负责收取并整理试验报告，辅助线上答疑工作

数字逻辑到计算机组成原理

TensorFlow….
C语言， Python,

操作系统课程
编译原理


计算机体系结构

计算机组成原理

数字电路

模拟电路

大学物理



前几届课程问题

- **觉得实验很难！Verilog好难！畏难情绪！**
- **数字逻辑是组成原理和体系结构的前导课（数电不熟）**
  - 组合电路原理
  - 时序逻辑电路
- **仿真、综合工具使用不熟（Vivado和Vitis）**
  - 简单->复杂（按着例子去操作）
- **平时习惯于用高层次语言（i.e., Python）**
  - 不会用Verilog
  - 硬件设计思路缺乏
- **对硬件设计比较恐惧**
- **实验目的：要会造CPU**
  - 不是只会理论考试，只会拿高分
- **要动手写Verilog**
  - 我们会讲Verilog
  - 组合电路->时序逻辑

写在前面的话


- **复习数电知识**
- **根据给的操作说明书，按照成熟的例子一步一步操作**
  - 熟悉并学会用vivado和编辑器
- **搞清楚原理**
- **多动手，先仿真，在上板**

数字电路设计

- 问下自己，下面电路你会设计吗？
- 组合电路设计方法：组合电路=查找表
- 时序电路设计方法：状态图
- 译码器、数据选择器
- 加法器：全加器和串行进位多位全加器
- 锁存器与触发器
- 触发器时序分析：触发器的Setup延迟、Hold延迟和Clock-to-Q 延迟的含义及原理
- 状态机设计：如何用Verilog来写一个状态机
- 计数器设计
- 移位寄存器设计
- 组合逻辑电路和时序逻辑电路的原理

实验课需要用的语言：Verilog

- 硬件描述语言：VHDL和Verilog
- 学习： Verilog




实验课需要用的语言：Verilog

- 大家都觉得很难！
- 需要有面向硬件的设计思想
- 类似C语言，单不是C语言
- 代码风格问题：代码必须可综合
- 怎么学

面向硬件电路的设计思路


- 时刻谨记这不是在写代码，而是在设计电路（并行）
- 先进行电路结构设计，再进行Verilog代码编写
- “自顶向下、模块划分、逐层细化”的设计步骤
- 模块化编程概念
- 写一个模块，测试一个模块

什么叫做自顶向下？什么叫做模块化编程？



PCB电路板设计也有类似概念

- 层次化原理图的设计



可综合代码

- 模块声明 module, endmodule
- 端口声明 input, output, inout
- 线网数据类型 wire
- 变量数据类型 reg, integer
- 参数常量（parameter constants）
- 整型数（literal integer numbers）
- 模块实例化
- 连续赋值语句 assign
- always结构化过程语句 always
  - @信号敏感列表
- begin … end块
- 阻塞赋值（=）和非阻塞赋值（<=）
- 条件判断语句 if, if…else, case
- for循环
  - 和generate 联用
- 多维数组
  - 最多两个维度（Verilog 2015）

代码风格建议（要求）

- **组合逻辑用assign**
  - 当然也可以用always写，需要用允许出现阻塞赋值（=）
- **写时序逻辑的always语句中只允许出现非阻塞赋值（<=）**
- **case语句任何情况下都要有default分支。**
  - 莫名报错
- **模块实例化与调用：参数和端口传输**

```
module top;

wire [15:0] btm_a;
wire [ 7:0] btm_b;
wire [ 3:0] btm_c;
wire [ 3:0] btm_y;
wire        btm_z;

bottom #(
    .A_WIDTH (16),
    .B_WIDTH ( 7),
    .Y_WIDTH ( 3)
    )
    inst_btm(
    .a    (btm_a),  //I
    .b    (btm_b),  //I
    .c    (btm_c),  //I
    .y    (btm_y),  //O
    .z    (btm_z)   //O
    );

endmodule

module bottom #
(
    parameter A_WIDTH = 8,
    parameter B_WIDTH = 4,
    parameter Y_WIDTH = 2
)
(
    input   wire [A_WIDTH-1:0] a,
    input   wire [B_WIDTH-1:0] b,
    input   wire [        3:0] c,
    output  wire [Y_WIDTH-1:0] y,
    output  reg                z
);

// internal logic

endmodule
```

例子

- 译码器

```
module decoder_4_16(
    input  [ 3:0] in,
    output [16:0] out
);
// one-hot
assign out[ 0] = (in == 3'd0 );
assign out[ 1] = (in == 3'd1 );
assign out[ 2] = (in == 3'd2 );
assign out[ 3] = (in == 3'd3 );
assign out[ 4] = (in == 3'd4 );
assign out[ 5] = (in == 3'd5 );
assign out[ 6] = (in == 3'd6 );
assign out[ 7] = (in == 3'd7 );
assign out[ 8] = (in == 3'd8 );
assign out[ 9] = (in == 3'd9 );
assign out[10] = (in == 3'd10);
assign out[11] = (in == 3'd11);
assign out[12] = (in == 3'd12);
assign out[13] = (in == 3'd13);
assign out[14] = (in == 3'd14);
assign out[15] = (in == 3'd15);

endmodule
```

```
module decoder_5_32(
    input  [ 4:0] in,
    output [31:0] out
);

genvar i;
generate for (i=0; i<32; i=i+1) begin : gen_for_dec_5_32
    assign out[i] = (in == i);
end endgenerate

endmodule
```

课程前期准备


- 仿真环境安装
  - Xilinx Vivado (版本2020.1) 和Vitis
- 试验平台介绍
  - 启用新平台：Xilinx ZYNQ 7010 SoC (ARM+FPGA)
  - 我们只用FPGA，不使用ARM
  - 2023年使用老平台（存FPGA芯片）
    - Basys3 实验开发板， ARTIX-7 系列FPGA芯片 XC7A35T-1CPG236C
- 基本概念建立

课程前期准备

- **Xilinx FPGA 开发**工具简介及其安装
  - **Vivado 设计套件，是 FPGA厂商 Xilinx 公司 2012 年开始发布的集成设计环境**
  - **版本号：Vivado**
  - **官方下载地址：**https://china.xilinx.com/support/download.html
  - **安装教程：https://digilent.com/reference/programmable-logic/guides/installing-vivado-and-vitis**
  - **FPGA硬件操作手册：https://digilent.com/reference/programmable-logic/guides/getting-started-with-vivado**

FPGA 实验平台介绍

- 仿真到实际器件：FPGA试验平台
  - 什么是FPGA
  - 可编程逻辑阵列：FPGA（Field Programmable Gate Array）
  - Xilinx于1985年研制出来第一块FPGA芯片
  - User-level： 可编程硬件
    - Logic circuits are implemented as „program“
    - Verilog or VHDL语言
  - 传统硬件开发模式
    - 需要独立的IC芯片搭建电路，接线复杂
    - 试验昂贵，容易出错









FPGA 实验平台介绍

- 仿真到实际器件：FPGA试验平台
  - FPGA基本单元
  - 逻辑单元（Logic Element）：查找表、触发器、选择器
  - 查找表->组合电路，查找表+触发器->时序电路




逻辑单元构成



FPGA 实验平台介绍

- **Xilinx公司的ZYNQ 系列芯片 XC7Z010-1CLG400C**
  - **PS： 667 MHz dual-core Cortex-A9 processor**
  - **PL： Programmable logic equivalent to Artix-7 FPGA**
  - **17,600 个逻辑单元， 35200 Flip-flops**
  - **270 Kbits 快速RAM块**
  - **2个时钟管理单元, 均各含一个锁相环 (PLL)**
  - **内部时钟最高可达450MHz**
  - **1个片上模数转换器 (XADC)**


FPGA 实验平台介绍



链接：https://pan.baidu.com/s/1TM8mfvX7nlUbHKMwBkKrOw?pwd=n4aa
提取码：n4aa

FPGA 实验平台介绍

- FPGA 调试及配置电路




编程下载：

下载程序 3 种方式：

- 用Vivado通过JTAG方式下载.bit文件到FPGA芯片。
- 用Vivado通过QSPI方式下载.bit文件到Flash芯片，实现掉电不易失。
- 用U盘或移动硬盘通过J2的USB端口下载.bit文件到FPGA芯片（建议将.bit文件放到U盘根目录下，且只放1个），该U盘应该是FAT32文件系统。

注意：1、下载方式通过JP1的短路帽进行选择；
2、系统默认主频率为100MHz




FPGA 实验平台介绍

- FPGA是可编程的’通用’电路，通过Verilog或者VHDL
- 电路功能写好之后，需要把电路的引脚MAP到外面的物理管脚上(PIN) (重要)


开发板PL IO引脚列表			
信号名	方向	管脚	端口说明
系统时钟（50Mhz）			
sys_clk	input	U18	系统时钟，频率：50Mhz
PL复位按键			
PL_RESET	input	K16	PL复位复位，低电平有效
2个PL功能按键			
PL_KEY_0	input	F17	PL按键KEY0,与iic1_sda 共用一个引脚
PL_KEY_1	input	E18	PL按键KEY1,与iic1_scl 共用一个引脚
3个PL_LED灯			
PL_LED_0	output	M15	（底板）PL_LED0
PL_LED_1	output	M14	（底板）PL_LED1
PL_LED	output	J16	（核心板）PL_LED
蜂鸣器			
beep	output	G14	蜂鸣器
5个PL_SWITCH			

设计流程


STA Flow
RTL Domain
1. RTL 代码编写
3. 运行功能仿真
2. testbench 和测试激励编写
Functional Simulation
Testbench
Synthesis
4. Vivado 综合
Equivalence checking
Static Timing Analysis
5. Vivado 布局
6. Vivado 布线
Scan
Place
Clock Tree
Route
Gate-level Domain
Equivalence Checking
Sign Off
8. 上板验证
7. Vivado 产生 bit 流文件

课程安排

- 每周二上午3-4节，实训中心B203
- 实验课会有11次实验
- 实验课形式：讲解-说明示范-动手实现-现场答疑-现场验收
- 每一次实验都有实验文档和代码框架，大家需要按照文档完成实验任务
- 按照时间节点验收并提交实验报告
- 考核方式：过程考核（实验验收+实验报告+代码）
- 作业提交邮箱：assignmentSYSU@163.com
- 作业提交方式
  - **邮件主题命名：姓名-学号-班级-理论（或者实验）-第XXXX次作业（或者实验报告）**


2024计算机组成原理
群号: 907099803

Schedule

Lecture	Topic	Read before class	Keypoint
1	开发板实例代码运行	阅读Basys3入门指导手册，按照手册建立实例工程；安装vivado	实验：了解并熟悉vivado开发流程
2	Verilog讲解和状态机电路设计	阅读夏雨闻的《Verilog数字系统设计教程》	讲解：要求能读懂基本的Verilog代码
3	时序逻辑与状态机	阅读夏雨闻的《Verilog数字系统设计教程》	实验
4	存储器实验	实验手册	实验
5	寄存器堆与 ALU 设计实验	实验手册	实验
6	指令集ISA与MIPS编程1	MARS仿真器	实验
7	指令集ISA与MIPS编程2	MARS仿真器	实验
8	指令集ISA与MIPS编程3	MARS仿真器	实验
9	存储器与控制器	FPGA实验板	实验
10-12	单周期处理器（仿真+上板+综合）	FPGA实验板	实验
13-14	多周期处理器（上板+综合）	FPGA实验	实验
15	流水线处理器	FPGA实验	实验

第一次课程任务

- 领取实验板
- 熟悉实验板，跑通第一个FPGA程序
- 改写示例程序

Questions?

Comments?

Discussion?